PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-026141

(43) Date of publication of application: 25.01.2002

(51)Int.CI.

H01L 21/8238

H01L 27/092 H01L 21/76

(21) Application number: 2000-

(71)Applicant: TOSHIBA CORP

201923

(22)Date of filing:

04.07.2000 (7)

(72)Inventor: EGI YUICHIRO


NAKAMURA HATSUO

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device which can be integrated to a higher degree and made finer by locally interconnecting an n-type MOS transistor and a p-type MOS transistor which constitute an inverter and making the well separate layer width of a CMOS transistor narrow.

SOLUTION: The well separation of the CMOS transistor, which constitutes the inverter, is formed into a structure constituted by locally interconnecting the part of the well separate layer close to the top surface of the substrate and a conductive material, by forming the upper part so that it will not be exposed on the top surface of the substrate 101 and the lower part deep, and then forming the conductive material



on the border of the well isolation layer 108, and the width of the well isolation layer 108 is made narrow. Consequently, the device can be integrated to a higher degree and made finer.

LEGAL STATUS

[Date of request for examination]

24.01.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-26141 (P2002 - 26141A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.Cl.7

識別記号

FΙ H01L 27/08 テーマコート*(参考)

H01L 21/8238 27/092 21/76

321B 5 F O 3 2

21/76

5F048 R

M

審査請求 未請求 請求項の数9 OL (全 6 頁)

(21)出願番号

特顧2000-201923(P2000-201923)

(22)出願日

平成12年7月4日(2000.7.4)

(71)出顧人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 江木 雄一郎

神奈川県川崎市幸区小向東芝町1番地株式

会社東芝マイクロエレクトロニクスセンタ

一内

(72)発明者 中村 初雄

神奈川県川崎市幸区小向東芝町1番地株式

会社東芝マイクロエレクトロニクスセンタ

一内

(74)代理人 100083161

弁理士 外川 英明


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】インバータを構成するn型MOSトランジスタ とp型MOSトランジスタの接続をローカルインターコ ネクトで行い、CMOSトランジスタのウェル分離層幅 を狭く形成し、デバイスをより一層高集積化及び微細化 することが可能となる半導体装置を提供する。

【解決手段】インバータを構成するCMOSトランジス タのウェル分離を、上部が前記基板101の表面に露出し ないよう、また下部を深く形成し前記ウェル分離層108 の境界上の位置に導電性材料を形成することによって、 ウェル分離層上の基板の表面付近及び前記導電性材料を ローカルインターコネクトとして構成する構造とし、ウ ェル分離層108幅を狭く形成することを特徴とする。本 発明によれば、デバイスをより一層高集積化及び微細化 することが可能となる。



【特許請求の範囲】

【請求項1】 基板上形成される第1の導電型のウェル 及び第2の導電型のウェルを有する素子形成領域と、第1 及び第2の導電型のウェルの境界に、上部が前記基板の 表面に露出しないように形成されるウェル分離層と、前 記第1の導電型のウェル上に、導電性材料を用いて選択 的に形成される第1のゲート電極と、前記第2の導電型の ウェル上に、導電性材料を用いて選択的に形成される第 2のゲート電極と、前記第1の導電型のウェル上に、前記 第1のゲート電極をマスクとして第2の導電型の不純物を 導入して形成される一対の第1の拡散層と、前記第2の導 電型のウェル上に、前記第2のゲート電極をマスクとし て第1の導電型の不純物を導入して形成され、前記第1の 拡散層のいずれか一方と一方が接するように形成される 一対の第2の拡散層と、第1及び第2の拡散層が接する境 界上に形成される第1の導電性材料と、を具備したこと を特徴とする半導体装置。

【請求項2】 前記第1の導電性材料は、高融点金属のシリサイドであることを特徴とする請求項1に記載の半導体装置。

【請求項3】 素子形成領域の基板上の第1の領域に形成される第1の導電型のウェルと、前記素子形成領域の基板上の第2の領域に第1の導電型のウェルと接するよう形成される第2の導電型のウェルと、前記第1及び第2の導電型のウェルの境界に、上部が前記基板の表面に露出しないように形成されるウェル分離層と、前記ウェル分離層の上部の基板を一方の拡散層として用いて構成され、前記第1の導電型のウェルに形成される一方の導電型のトランジスタと、前記ウェル分離層の上部の基板を1つの拡散層として用いて構成され、前記第2の導電型のウェルに形成される第1の導電型のトランジスタと、を具備したことを特徴とする半導体装置。

【請求項4】 前記ウェル分離層は、その底部が前記素 子形成領域を分離する前記素子分離領域の底部よりも深 く形成されていることを特徴とする請求項1乃至3のいず れかに記載の半導体装置。

【請求項5】 素子形成領域の基板上に、第1の導電型のウェル及び第2の導電型のウェルを形成する工程と、イオンを注入することによって、第1及び第2の導電型のウェルの境界に、上部が前記基板の表面に露出しないようにウェル分離層を形成する工程と、前記第1の導電型のウェル上に、導電性材料を用いて選択的に第1のゲート電極を形成する工程と、前記第1の導電型のウェル上に、第1のヴート電極を形成する工程と、前記第1の導電型のウェル上に、前記第1のゲート電極をマスクとして第2の導電型の不純物を導入して、一対の第1の拡散層を形成する工程と、前記第2の導電型のウェル上に、前記第2の導電型のウェル上に、前記第2のヴート電極をマスクとして第1の導電型の不純物を導入して、前記第1の拡散層のいずれか一方と、一方が接するように一対の第2の

拡散層を形成する工程と、第1及び第2の拡散層が接する 境界上に第1の導電性材料を形成する工程と、を具備し たことを特徴とする半導体装置の製造方法。

【請求項6】 前記第1の導電性材料は、高融点金属のシリサイドであることを特徴とする前記請求項5に記載の 半導体装置の製造方法。

【請求項7】 基板上の第1の領域に第1の導電型のウェルを形成する工程と、基板上の第2の領域に第1の導電型のウェルと接するよう第2の導電型のウェルを形成する工程と、イオンを注入することによって、前記第1及び第2の導電型のウェルの境界に、上部が前記基板の表面に露出しないようにウェル分離層を形成する工程と、前記第1の導電型のウェルに、前記ウェル分離層の上部の基板を一方の拡散層として用いた第2の導電型のウェルに、前記ウェル分離層の上部の基板を一方の拡散層として用いた第2の導電型のウェルに、前記ウェル分離層の上部の基板を一方の拡散層として用いた第1の導電型のトランジスタを形成する工程と、を具備したことを特徴とする半導体装置の製造方法。

【請求項8】 前記ウェル分離層は、その底部が前記素子分離領域の底部よりも深く形成することを特徴とする請求項5乃至7のいずれかに記載の半導体装置の製造方法。

【請求項9】 前記イオンは、酸素イオンであることを 特徴とする請求項5乃至8のいずれかに記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置及びその 製造方法に係り、特にCMOSトランジスタを用いて構成されるインバータ構造に関する。

[0002]

【従来の技術】近年、半導体装置において、デバイスの さらなる高集積化及び微細化が要求されている。デバイ スとしては、例えばn型MOSトランジスタ、p型MO Sトランジスタを用いて構成されるCMOSトランジス タが挙げられる。論理回路のインバータはCMOSトラ ンジスタによって構成されており、ロジックやSRAM などのメモリ回路などの様々な応用分野で用いられてい る。図2(a) 乃至同図(d) に従来の半導体装置の一例とし CMOSトランジスタを用いて構成されるインバ ータを製造する方法について述べる。図面はいずれも断 面図であり、製造工程を工程順に示す。まず、図2(a)に 示すように、半導体基板の活性層Si201のn型MOS トランジスタ形成領域に、p型の不純物を用いてp型ウ ェル202を形成する。p型MOSトランジスタ形成領域 には、n型の不純物を用いてn型ウェル203を形成す る。素子分離領域204とウェル分離領域205を形成する領 域に開口部を形成したレジストパターン206を形成して エッチングを行い、SiO2を埋め込むことによって素 子分離及びウェル分離としてSTI (Shallow Trench Isolation)の分離領域を形成する。これらの分離領域は、工程数の増加がないよう同時に形成され、前記ウェル分離領域205は前記素子分離領域204と比較して3倍程度幅が広くなるよう形成される。

【0003】次いで、図2(b)に示すように、前記レジス トパターン206を剥離し、前記p型ウェル202及び前記n 型ウェル203上に、ゲート絶縁膜を形成し(図示せ ず)、その上にポリシリコンを用いて、ゲート電極207 及び208を形成する。次いで、図2(c)に示すように、前 記ゲート電極207をマスクとして用いて、n型MOSト ランジスタ形成領域に、n型不純物を注入して、ソース 拡散層209及びドレイン拡散層210を形成する。また、前 記ゲート電極208をマスクとして用いて、p型MOSト ランジスタ領域に、p型不純物を注入して、ソース拡散 層211及びドレイン拡散層212を形成する。前記ゲート電 極207及び208の側壁には側壁絶縁膜213を形成する。ま た、配線の低抵抗化をはかり高速化を実現するために、 ゲート電極、ソース拡散層及びドレイン拡散層の各上 に、低抵抗な高融点金属のシリサイド214を形成する。 次いで、図2(d)に示すように、n型MOSトランジスタ のドレイン拡散層210、p型MOSトランジスタのソー ス拡散層211及びウェル分離領域205上にアルミニウムや タングステンなどの導電性材料を選択的に形成し、n型 MOSトランジスタとp型MOSトランジスタを接続す るローカルインターコネクト215を形成する。次いで、 全面に層間絶縁膜216を堆積し、ゲート電極、ソース拡 散層及びローカルインターコネクトの表面が露出するよ うな開口部を形成して導電性材料を埋め込み、コンタク トを形成し(図示せず)、インバータを構成する。

[0004]

【発明が解決しようとする課題】しかしながら、上記し た半導体装置及びその製造方法では、STIのウェル分離 領域205を大きく形成する必要があり、デバイスの高集 **積化及び微細化を妨げるという問題がある。理由は以下** の通りである。工程数の増加がないよう素子分離領域20 4とともに形成されるSTIのウェル分離領域205は、例え ば、前記n型ウェル203と前記p型ウェル202と前記ソー ス拡散層209の3層によって構成される寄生npnトラ ンジスタがON動作することがないように形成される必 要がある。しかし、このとき分離領域として機能するの は、ウェル分離領域205のうち、前記p型ウェル202内に 形成されているウェル分離領域(幅はウェル分離領域20 5の半分)である。一方、素子分離領域204では、素子分 離領域がそのまま分離領域として機能する。すなわち、 ウェル分離領域205では、素子分離領域204と比較してお よそ2倍程度、好ましくは3倍程度幅が広くなるよう形 成する必要がある。本発明は上記した問題点を解決すべ くなされたもので、インバータを構成するn型MOSト

ランジスタとp型MOSトランジスタの接続をローカルインターコネクトで行い、工程数の増加なくCMOSトランジスタのウェル分離領域幅が狭くなるよう形成し、デバイスをより一層高集積化及び微細化することが容易に可能となる半導体装置及びその製造方法を提供することを目的としている。

[0005]

【課題を解決するための手段】上記した目的を達成する ための手段は、基板上形成される第1の導電型のウェル 及び第2の導電型のウェルを有する素子形成領域と、第1 及び第2の導電型のウェルの境界に、上部が前記基板の 表面に露出しないように形成されるウェル分離層と、前 記第1の導電型のウェル上に、導電性材料を用いて選択 的に形成される第1のゲート電極と、前記第2の導電型の ウェル上に、導電性材料を用いて選択的に形成される第 2のゲート電極と、前記第1の導電型のウェル上に、前記 第1のゲート電極をマスクとして第2の導電型の不純物を 導入して形成される一対の第1の拡散層と、前記第2の導 電型のウェル上に、前記第2のゲート電極をマスクとし て第1の導電型の不純物を導入して形成され、前記第1の 拡散層のいずれか一方と一方が接するように形成される 一対の第2の拡散層と、第1及び第2の拡散層が接する境 界上に形成される第1の導電性材料と、を具備したこと を特徴とする。また、前記第1の導電性材料は、髙融点 金属のシリサイドであることを特徴とする。また、素子 形成領域の基板上の第1の領域に形成される第1の導電型 のウェルと、前記素子形成領域の基板上の第2の領域に 第1の導電型のウェルと接するよう形成される第2の導電 型のウェルと、前記第1及び第2の導電型のウェルの境界 に、上部が前記基板の表面に露出しないように形成され るウェル分離層と、前記ウェル分離層の上部の基板を一 方の拡散層として用いて構成され、前記第1の導電型の ウェルに形成される一方の導電型のトランジスタと、前 記ウェル分離層の上部の基板を1つの拡散層として用い て構成され、前記第2の導電型のウェルに形成される第1 の導電型のトランジスタと、を具備したことを特徴とす

【0006】また、前記ウェル分離層は、その底部が前記素子形成領域を分離する前記素子分離領域の底部よりも深く形成されていることを特徴とする。本発明によれば、インバータを構成するn型MOSトランジスタとp型MOSトランジスタのウェル分離層を、上部が前記基板の表面に露出しないよう、また下部を深く形成し、ウェル分離層上の基板の表面付近をローカルインターコネクトとして形成する構造とするとともに、ウェル分離層幅が狭くなるよう形成することによって、デバイスを高集積化及び微細化することが可能となる。また、素子形成領域の基板上に、第1の導電型のウェル及び第2の導電型のウェルを形成する工程と、イオンを注入することによって、第1及び第2の導電型のウェルの境界に、上部が

前記基板の表面に露出しないようにウェル分離層を形成する工程と、前記第1の導電型のウェル上に、導電性材料を用いて選択的に第1のゲート電極を形成する工程と、前記第2の導電型のウェル上に、導電性材料を用いて選択的に第2のゲート電極を形成する工程と、前記第1の導電型のウェル上に、前記第1のゲート電極をマスクとして第2の導電型の不純物を導入して、一対の第1の拡散層を形成する工程と、前記第2の導電型のウェル上に、前記第2のゲート電極をマスクとして第1の導電型の不純物を導入して、前記第1の拡散層のいずれか一方と、一方が接するように一対の第2の拡散層を形成する工程と、第1及び第2の拡散層が接する境界上に第1の導電性材料を形成する工程と、を具備したことを特徴とする。

【0007】また、前記第1の導電性材料は、高融点金 属のシリサイドであることを特徴とする。また、基板上 の第1の領域に第1の導電型のウェルを形成する工程と、 基板上の第2の領域に第1の導電型のウェルと接するよう 第2の導電型のウェルを形成する工程と、イオンを注入 することによって、前記第1及び第2の導電型のウェルの 境界に、上部が前記基板の表面に露出しないようにウェ ル分離層を形成する工程と、前記第1の導電型のウェル に、前記ウェル分離層の上部の基板を一方の拡散層とし て用いた第2の導電型のトランジスタを形成する工程 と、前記第2の導電型のウェルに、前記ウェル分離層の 上部の基板を一方の拡散層として用いた第1の導電型の トランジスタを形成する工程と、を具備したことを特徴 とする。ここで、前記ウェル分離層は、その底部が前記 素子分離領域の底部よりも深く形成することを特徴とす る。本発明によれば、イオンの注入を行うことによって ウェル分離層を形成し、ウェル分離層上の基板の表面付 近をローカルインターコネクトとして形成するととも に、ウェル分離層幅が狭くなるよう形成することがで き、工程数の増加なくデバイスを高集積化及び微細化す ることが可能となる。

【0008】また、前記イオンは、酸素イオンであることを特徴とする。

[0009]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態について詳細に説明する。

(第1の実施の形態) 本実施の形態においては、CMO Sトランジスタを用いて構成されるインバータの構造及びその製造方法について述べる。図面はいずれも断面図であり、製造工程を工程順に示す。まず、図1(a)に示すように、半導体基板の活性層Si 101は、n型MOSトランジスタ形成領域にはp型の不純物を用いてp型ウェル102を形成し、p型MOSトランジスタ形成領域にはn型の不純物を用いてn型ウェル103を形成する。素子分離領域104に開口部を形成したレジストパターン105を形成してエッチングを行い、SiO2を埋め込むこと

によって、STI (Shallow Trench solation)を形成する。この素子分離はエッチ ングして埋め込むトレンチ技術を用いて形成する方法に 特に限定されず、選択酸化技術を用いてもよくLOCO Sによって形成してもかまわない。次いで、図1(b)に示 すように、前記レジストパターン105を剥離し、前記活 性層Si 101の全面にレジストを塗布し、リソグラフ ィー技術を用いて、前記n型MOSトランジスタのp型 ウェル102と前記p型MOSトランジスタのn型ウェル1 03のウェル分離領域を開口したレジストパターン106を 形成する。前記レジストパターン106の開口径は前記素 子分離領域104と同程度でよい。(前記レジストパター ン105の開口径と同程度)次いで、選択された加速度エ ネルギーで酸素イオン107を注入し、ウェル分離領域と なるウェル分離層108の形成を行う。このとき、前記ウ ェル分離層108は前記活性層 S i 101の表面には形成せ ず、前記ウェル分離層108の底部が、前記素子分離領域1 04の底部よりも深い位置となるような加速度エネルギー を選択して形成する。より大きな加速度エネルギーを持 つイオンを注入することによって前記活性層 S i 101 の、より深い位置にピークを持つような濃度分布を有す るウェル分離層を形成することができる。前記活性層S i 101の表面付近の濃度は小さく、実質的に表面にはウ ェル分離層は形成されない。前記レジスト106は、前記 レジスト105より厚く塗布して形成する。したがって、 前記ウェル分離層108を深く形成して容易に分離性能を 向上することができるため、このウェル分離層108を深 く形成した分、幅を狭く形成することが可能となる。 【0010】次いで、図1(c)に示すように、前記レジス トパターン106を剥離し、前記p型ウェル102及び前記n 型ウェル103上に、ゲート絶縁膜を形成し、その上に導 電性材料としてp型或いはn型不純物を注入したポリシ リコンを用いて、ゲート電極109及び110を形成する。ゲ ート電極を形成する導電性材料は、特にポリシリコンに 限定されず、タングステン、チタニウムなどの高融点金 属であってもよく、それらの積層構造であってもかまわ ない。次いで、図1(d)に示すように、前記ゲート電極 109をマスクとして用いて、n型MOSトランジスタ形 成領域に、AsやPなどのn型不純物を注入して、ソー ス拡散層111及びドレイン拡散層112を形成する。また、 前記ゲート電極110をマスクとして用いて、p型MOS トランジスタ領域に、BやGaなどのp型不純物を注入 して、ソース拡散層113及びドレイン拡散層114を形成す る。続いて、前記ゲート電極109及び110の側壁にシリコ ン窒化膜などからなる側壁絶縁膜115を形成する。この とき再度不純物の注入を行うことによって、前記ソース ・ドレイン拡散層にLDD (Lightly Dope d Drain) 構造を形成してもよい。また、配線の

低抵抗化をはかり高速化を実現するために、ゲート電

極、ソース拡散層及びドレイン拡散層上に、低抵抗な高

(5)

【0011】次いで、図1(e)に示すように、シリコン酸 化膜やシリコン窒化膜を用いて層間絶縁膜118を形成す る。次に、前記ゲート電極109、110、前記ドレイン拡散 層112, 114、前記ドレイン拡散層114、及びローカルイ ンターコネクト(接するよう形成された前記ソース拡散 層111,113及び前記ウェル分離層108上の高融点金属の シリサイド116によって構成されている)の表面が露出 するように開口部を形成し、前記開口部にアルミニウム やタングステンなどの導電性材料を埋め込むことによっ てコンタクトを形成し(図示せず)、インバータを構成 する。本実施の形態によれば、インバータを構成するC MOSトランジスタのウェル分離層を、上部が基板の表 面に露出しないよう、また下部を深く形成しする。すな わち、ウェル分離層108上の基板の表面付近をローカル インターコネクト117の一部として構成する構造とする とともに、ウェル分離層幅が狭くなるよう形成すること によって、デバイスを高集積化及び微細化することが可 能となる。また、前記ウェル分離層108の形成におい て、選択した加速度エネルギーをもつ酸素イオンを注入 してウェル分離層108を形成することによって、前記ウ ェル分離層108を前記活性層 S i 101の表面付近に形成 しないよう、また前記素子分離領域104よりも深くなる よう形成することができる。よって、前記ウェル分離層 105を深く形成することができた分、幅を狭く形成する ことができる。また、ウェル分離層108を形成すると同 時にローカルインターコネクト117に必要な構成の一部 を形成することができる。すなわち、イオン注入の際の リソグラフィー工程(図1(b)参照)が追加されるもの の、そのリソグラフィー工程によってローカルインター コネクトの形成を行うことができる。よって、従来の技 術と比較して、従来の技術で形成したローカルインター コネクト215 (図2参照) を形成する工程を行う必要がな いため、工程数の増加なくデバイスを高集積化及び微細 化することが可能となり、集積回路の素子面積を容易に 大幅に縮小することができる。

【0012】以上、第1の実施の形態について、説明を 行ったが、トレンチ技術によって形成した素子分離領域 を、ウェル分離層と同様に酸素イオンを注入する方法に よって形成してもかまわない。また、前記素子分離領域 と前記ウェル分離層はシリコン窒化膜などの絶縁性の膜 を形成するような窒素イオンを注入することによって形 成してもよく、シリコン窒化膜などで形成してもよい。 【0013】

【発明の効果】以上、詳述したように、本発明によれ ば、インバータを構成するn型MOSトランジスタとp 型MOSトランジスタのウェル分離層を、上部が前記基 板の表面に露出しないよう、また下部を深く形成し、前 記ウェル分離層の境界上の位置に導電性材料を形成する ことによって、ウェル分離層上の基板の表面付近及び前 記導電性材料をローカルインターコネクトとして構成す る構造とするとともに、ウェル分離層の幅が狭くなるよ う形成することによって、デバイスを高集積化及び微細 化することが可能となる。また、ウェル分離層の形成に おいて、選択した加速度エネルギーをもつ酸素イオンの 注入を行って形成することによって、ウェル分離層を深 く形成することができ、その分、ウェル分離層の幅が狭 くなるよう形成することが可能となる。さらにこのと き、加速度エネルギー選択して、前記ウェル分離層を活 性層Si の表面付近に形成しないことによって、ウェ ル分離層の形成と同時にローカルインターコネクトの形 成を行うことができるため、イオン注入の際のリソグラ フィー工程が追加されるものの、そのリソグラフィーエ 程によってローカルインターコネクトの形成を行うこと ができる。したがって、従来の技術と比較して工程数の 増加なくデバイスを高集積化及び微細化することが可能 となる半導体装置及びその製造方法を提供することがで きる。したがって、集積回路の素子面積を容易に大幅に 縮小することができる。

【図面の簡単な説明】


【図1】 本発明の第1の実施の形態に係る半導体装置の 構造及びその製造方法の一部工程を示す要部断面図であ る。

【図2】 従来の技術の半導体装置の構造及びその製造 方法の一部工程を示す要部断面図である。

【符号の説明】

101…活性層 S i 、102… p型ウェル、103… n型ウェル、104…素子分離領域、105…レジストパターン、106 …レジストパターン、106 …レジストパターン、107…酸素イオン、108…ウェル分離層、109…ゲート電極、110…ゲート電極、111…ソース拡散層、112…ドレイン拡散層、113…ソース拡散層、114…ドレイン拡散層、115…側壁絶縁膜、116…高融点金属のシリサイド、117…ローカルインターコネクト、118…層間絶縁膜、201…活性層 S i 、202… p型ウェル、203… n型ウェル、204…素子分離領域、205…ウェル分離層、206…レジストパターン、207…ゲート電極、208 …ゲート電極、209…ソース拡散層、210…ドレイン拡散層、211…ソース拡散層、212…ドレイン拡散層、213…側壁絶縁膜、214…高融点金属のシリサイド、215…ロー

カルインターコネクト、216…層間絶縁膜



フロントページの続きご

F ターム(参考) 5F032 AA28 BA01 BA03 CA17 DA30 DA60 5F048 AA01 AA09 AB01 AB03 AB04 AC03 BA01 BB05 BB09 BC06 BE03 BF06 BF07 BF16 BG11